This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representation of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

Method for phase ambiguity resolution in a trellis coded modulation system						
Patent Number:	□ EP0762699					
Publication date:	1997-03-12					
Inventor(s):	ALBERTY THOMAS DIPL-ING (DE); AUER ERICH DR-ING (DE); BODENSCHATZ WOLFGANG DR RER NA (DE); SCHNEIDER KLAUS DIPL-ING (DE)					
Applicant(s):	BOSCH GMBH ROBERT (DE)					
Requested Patent:	□ DE19530063					
Application Number:	EP19960109113 19960607					
Priority Number (s):	DE19951030063 19950816					
IPC Classification:	H04L27/233					
EC Classification:	H04L27/233					
Equivalents:						
Cited Documents:						
Abstract						
The phase multiplicity of trellis-coded MPSK modulation is resolved by a respective decoder stage for internal and external decoding. The resolution uses at least the decoder stage (RSD,DF) for external decoding, and a phase correction signal is generated depending on a detected phase multiplicity. Pref. a first type of phase multiplicity is corrected by the internal trellis decoder stage (TCMD) according to a fault criterion, e.g. the normalising rate rise. A second phase multiplicity type, not corrected by TCMD is detected and processed in the decoder stage for external decoding. Data supplied from the esp@cenet database - 12						

DE 19530063 A

(9) BUNDESREPUBLIK

DEUTSCHLAND

[®] DE 195 30 063 A 1

® Offenlegungsschrift

(5) Int. Cl.8: H 04 L 27/22 // H04B 1/66,7/218

DEUTSCHES PATENTAMT

2) Aktenzeichen:2) Anmeldetag:

195 30 063.7 16. 8. 95

Offenlegungstag:

20. 2.97


7 Anmelder:

Robert Bosch GmbH, 70469 Stuttgart, DE

@ Erfinder:

Alberty, Thomas, Dipl.-Ing., 71522 Backnang, DE; Auer, Erich, Dr.-Ing., 74354 Besigheim, DE; Bodenschatz, Wolfgang, Dr.rer.nat., 71522 Backnang, DE; Schneider, Klaus, Dipl.-Ing., 71636 Ludwigsburg, DE

- (6) Verfahren zur Auflösung der Phasenvieldeutigkeit bei trelliscodierter Modulation
- Zur Auflösung der Phasenvieldeutigkeit bei trelliscodierter MPSK-Modulation wird sowohl die Decoderstufe für die innere Trellis-Decodierung (TCMD) als auch eine Decoderstufe für die äußere Decodierung (RSD, DF) benutzt. Steigt die Fehlerrate bei der äußeren Decodierung schlagartig an, so wird ein Phasenkorrektursignal generiert, das über eine Phasenrotationslogik (PRL2) Phasenfehler korrigieren kenn, die von der Trellis-Decoderstufe (TCMD) nicht korrigierbar sind.



Beschreibung

Die Erfindung betrifft ein Verfahren zur Auflösung der Phasenvieldeutigkeit bei trelliscodierter MPSK-Modulation.

Stand der Technik

Bei Satellitenübertragungssystemen wird als Modulationsverfahren weitgehend die MPSK-Modulation verwendet. Hierbei ist die zu übertragende Information durch die Phasenlage des Trägers codiert. Störungen auf der Übertragungsstrecke beeinflussen die Phasenlage des Trägers und verfälschen damit die zu übertragende Information. Um die Bitfehlerwahrscheinlichkeit zu senken, wird vor der Modulation Redundanz hinzugefügt, die nach der Demodulation wieder eliminiert und zur automatischen Fehlerkorrektur verwendet wird. Die Redundanz führt zu einer Erhöhung der Datenrate und damit der Bandbreite.

In der Vergangenheit wurden weitgehend niederstufige BPSK- und QPSK-Verfahren für die Satellitenkommunikation verwendet. Zunehmende Forderungen nach bandbreiteneffizienter Übertragung können durch höherstufige Modulationsverfahren erfüllt werden. Dabei 25 ist jedoch zu beachten, daß durch die Erhöhung der Signalpunkte im Phasenkreis eine größere Empfindlichkeit gegenüber Störungen hervorgerufen wird, da der Abstand benachbarter Phasenpunkte reduziert wird.

Der klassische Ansatz Codierung und Modulation zu trennen, wird bei der codierten Modulation durch Verschmelzen von Kanalcodierung und Modulation ersetzt. Im Gegensatz zur normalen Fehlerkorrektur, bei der Redundanz zu einer Erhöhung der Datenrate und damit der Bandbreite führt, wird bei der codierten Modulation die Zahl der Signalpunkte erhöht und damit eine effizientere Nutzung der Bandbreite ermöglicht. Alternativ kann bei Beibehaltung der Symbolrate auf dem Kanal die Sendeleistung reduziert oder die Antennengröße verkleinert werden.

Bei der MPSK-Übertragung muß der Empfänger M verschiedene Phasenlagen unterscheiden. Da er keine Referenzphase mit übertragen bekommt, und er bei transparenter Übertragung keinerlei Kenntnis über den zu empfangenden Datenstrom und damit über die Referenzphase erhält, müssen für die Auflösung der Phasenvieldeutigkeit geeignete Mittel vorgesehen sein.

Bei der QPSK-Übertragung wird für die Auflösung der Phasenvieldeutigkeit die innere Faltungscodierung verwendet. Ein Phasenfehler von 180° entspricht beim 50 verwendeten QPSK-Signalmapping einer Dateninversion der I- und Q-Datenströme, die nach der Decodierung dann einen invertierten Bitstrom generieren. Dieser kann durch Verwendung einer Differenzcodierung eliminiert werden und es wird eine Transparenz gegen- 55 über einem Phasenfehler von 180° erreicht. Bei einem Fehlerfehler von 90° bzw. 270° wird der vom Faltungsdecoder generierte Datenstrom nicht in den Coderaum des Faltungscodes fallen und damit zu einer Erhöhung der Normalisierungsrate führen. Die Beobachtung der 60 Normalisierungsrate führt somit zu der Erkenntnis, daß Phasenfehler von 90° bzw. 270° vorliegen. In diesem Fall sorgt eine interne "Rotationslogik" für eine Korrektur der Phasenlage, indem die Phase um 90° weitergeschaltet wird. Die dann erreichenbaren Phasenfehler 65 von 180° bzw. 0° sind aber – wie oben ausgeführt – auflösbar. Zu beachten ist hierbei, daß der Phasensehler von 180° die Codevorschrift nicht verletzt und somit

nicht über die Beobachtung der Normalisierungsrate korrigiert werden kann, sondern nur über die Differenzcodierstufe eliminiert wird.

Für die Auflösung der Phasenmehrdeutigkeit bei der 5 8-PSK-Übertragung kann eine sogenannte pragmatische Codierung vorgesehen werden, welche für die Auflösung der Phasenvieldeutigkeit ebenfalls die innere Faltungscodierung verwendet (IEEE-Communications Magazine, Juli 1989, Seiten 11 bis 19; US 5,233,630).

Phasenfehler von 90°, 180° und 270° werden dabei mittels einer sogenannten PAR-Codierung aufgelöst. Hierbei werden zwei Differenzcodierer wechselseitig umgeschaltet. Dadurch entsteht eine völlige Transparenz gegenüber den genannten Phasenfehlern. Die verbleibenden Phasenfehler von 45°, 135°, 225° und 315° führen dazu, daß der vom Trellis-Decoder generierte Datenstrom nicht in den Coderaum des Faltungscodes fällt und damit zu einer Erhöhung der Normalisierungsrate führt. Die Beobachtung der Normalisierungsrate führt somit zu der Erkenntnis, daß genannte Phasenfehler vorliegen. In diesem Fall sorgt eine interne "Rotationslogik" für eine Korrektur der Phasenlage, indem die Phase um 45° weitergeschaltet wird. Die dann erreichbaren Phasenfehler von 90°, 180°, 270° bzw. 0° sind aber — wie oben ausgeführt — auflösbar.

Nachteil der PAR-Codierung ist eine Fehlervervielfachung. Wird jedoch auf die PAR-Codierung verzichtet, so fallen die Phasenfehler von 90°, 180° und 270° in den Coderaum des pragmatischen Decoders, führen damit nicht zu einem Anstieg der Normalisierungsrate und bleiben damit unerkannt. Die Erkennung des Phasenfehlers von 180° könnte durch eine Differenzcodierstufe beim uncodierten Bit ausgeglichen werden. Phasenfehler von 90° und 270° bleiben jedoch seitens des pragmatischen Decoders weiterhin unerkannt.

Vorteile der Erfindung

Mit den Maßnahmen gemäß Anspruch 1 lassen sich Phasenvieldeutigkeiten bei trelliscodierten MPSK-Modulationssignalen auf sehr einfache Weise und ohne großen Zusatzaufwand, insbesondere bei höherstufigen Modulationsverfahren, korrigieren. Die Unteransprüche zeigen vorteilhafte Weiterbildungen des Verfahrens

Höherstufige Modulationsverfahren besitzen aufgrund der erhöhten Anzahl der Signalpunkte eine größere Empfindlichkeit gegenüber Störungen. Deshalb wird bei Systemen mit 8 PSK und noch höherstufigen Modulationsverfahren wie z. B. 16-PSK-Modulation die innere Codierung mit einer äußeren, z. B. einer Reed-Solomon-Codierung umgeben. Mit dieser verketteten Codierung wird trotz erhöhter Fehleranfälligkeit im Kanal eine ausgezeichnete Performance erzielt.

Unter der Voraussetzung, daß die äußere Decoderstufe (RS-Codec) immer zugeschaltet ist, kann diese für die Auflösung der Phasenvieldeutigkeit mitbenutzt werden. Immer dann, wenn der Trellis-Decoder (ohne PAR-Codierung) unentdeckte falsche Phasenlagen weitergibt, also bei Phasenfehlern von 90°, 180° und 270°, wird die Nichtkorrigierbarkeit z. B. der RS-Wörter schlagartig zunehmen. Dies kann als ein weiteres Kriterium zur Auflösung der Phasenvieldeutigkeit herangezogen werden und als ein Triggersignal für eine Phasenkorrektur, d. h. ein Weiterschalten der Phase herangezogen werden.

Als äußere Codierung, von der ein Phasenkorrektursignal abgeleitet werden kann, eignet sich auch ein Rah-

mendecoder. Da eine äußere Codierung, z. B. eine Reed-Solomon-Codierung, insbesondere bei höherstufigen Modulationsverfahren sowieso vorgesehen ist, bedeutet die Phasenkorrektur über die Auswertung der äußeren Decodierung nur einen sehr geringen Aufwand im Gegensatz zur Decodierung gemäß US 5,233,630. Ein weiterer Vorteil liegt in der BER (Bit Error Rate)-Verbesserung. Das Verfahren läßt sich auf beliebige MPSK-Modulationssignale ohne Änderung der Hardware anwenden. Es müssen lediglich geänderte Phasenwerte abge- 10 speichert werden und bei der Phasenweiterschaltung angewählt werden.

Zeichnungen

Anhand der Zeichnungen werden Ausführungsbeispiele der Erfindung näher erläutert. Es zeigen

Fig. 1 ein Blockschaltbild eines Modulators zur Aufbereitung trelliscodierter MPSK-Modulationssignale,

Fig. 2 ein Blockschaltbild eines Demodulators zur 20 Aufbereitung trelliscodierter MPSK-Demodulationssi-

Fig. 3 die IQ-Ebene mit den Phasenzuständen für 8 PSK,

Fig. 4 ein RAM-Speicher zur Realisierung einer Ro- 25 tationslogik und

Tabelle 1 die möglichen Phasenfehler und ihre Korrektur bei 8-PSK-Modulation.

Beschreibung der Erfindung

Im Blockschaltbild nach Fig. 1 ist das Prinzip der Aufbereitung trelliscodierter MPSK-Modulationssignale dargestellt. Der aufzubereitende digitale Datenstrom DS wird einer "Framing"-Einheit FR zugeführt, die den 35 Datenstrom zusammen mit einem Overhead OH für Kennungs- und Synchronisationszwecke in einen Übertragungsrahmen einbindet. An die Framing-Einheit FR schließt sich ein Reed-Solomon-Coder RS an, auf die Faltungsencoderstufe TCM (trellis coded modulation) 40 folgt. Ein nachgeschalteter Pulsshaper, ein D/A-Wandler und ein I/Q-Modulator liefert den aufbereiteten trelliscodierten Datenstrom in ZF-Lage. Zur Übertragung wird dieser Datenstrom noch in die Radiofrequenzlage RF umgesetzt.

Die übertragenen trelliscodierten MPSK-Modulationssignale werden einem Demodulator gemäß Fig. 2 zugeführt. Analog zur senderseitigen Aufbereitung erfolgt zuerst ein Abmischung in ZF-Lage, eine Demodulation der I- und Q-Datenströme, eine A/D-Wandlung, 50 eine Filterung (matched filter), eine Synchronisation (SYNC) und eine Demodulation mittels der Trellis-Decoderstufe TCMD. An diese schließt sich der Reed-Solomon-Decoder RSD und eine "Deframing"-Einheit DF an. Der Decoderstufe TCMD ist eine Phasenrotations- 55 chenden Verknüpfungen im Decoder TCMD integriert logik PRL1 zugeordnet. Phasenvieldeutigkeiten einer ersten Art - wie zuvor geschildert - Phasenfehler von beispielsweise 45°, 135°, 225° und 315° können von der konventionell aufgebauten Decoderstufe TCMD erkannt werden. Als Fehlerkriterium dient beispielsweise 60 der Anstieg der Normalisierungsrate. In diesem Fall sorgt die Phasenrotationslogik PRL1 für die Weiterschaltung um jeweils einen vorgegebenen zweiten Phasenwert, bei 8-PSK-Modulation um 45° und bewirkt damit eine Phasenkorrektur. Die nicht erkannten Pha- 65 dierung (RS-Decoder, Deframing-Einheit) genügen. senfehler von beispielsweise 90°, 180° und 270°, die von der Decoderstufe TCMD nicht erkannt werden können - für diese Phasenfehler ist die Decoderstufe TCMD

transparent - werden erfindungsgemäß von einer Decoderstufe für die äußere Decodierung, z. B. einem Reed-Solomon-Decoder RSD detektiert und zu einem Phasenkorrektursignal verarbeitet. Zur Aufbereitung dieses Phasenkorrektursignals kann die Beobachtung des Reed-Solomon-Decoders RSD dienen:

Nichtkorrigierbarkeit der RS-Wörter steigt schlagartig an, z. B. von 2 Promille auf 30%. Das so gewonnene Phasenkorrektursignal wird erfindungsgemäß einer dem Decoder TCMD vorgeschalteten Phasenrotationslogik PRL2 zugeführt, die eine Weiterschaltung der Phasenwerte um jeweils einen vorgegebenen zweiten Wert bei Auftreten des Phasenkorrektursignals vornimmt. Im Falle einer 8-PSK-Übertragung wird um jeweils 90° weitergeschaltet (Drehen des Phasenstands in der IQ-Ebene um jeweils 90° gemäß Fig. 3).

Die Tabelle 1 gibt die möglichen Phasenfehler und ihre Korrektur für 8-PSK-Modulation wieder.

Anstelle des Reed-Solomon-Decoders RSD kann auch die "Deframing"-Einheit (Rahmendecoder) DF zur Phasenkorrektur der zweiten Art von Phasenvieldeutigkeit herangezogen werden. Ein Phasenkorrektursignal wird dann aufbereitet, wenn durch die "Deframing"-Einheit kein Rahmen auffindbar ist.

Für die Auflösung der Phasenmehrdeutigkeit kann auch die Decoderstufe für die äußere Decodierung allein benutzt werden.

Zur Realisierung der Phasenrotationslogik PRL1 bzw. PRL2 kann ein einfacher RAM-Speicher (Fig. 4) 30 herangezogen werden, dem die I- und Q-Datenströme parallel zugeführt werden. Je nach Adreßsteuerung an seinem Adreßeingang ADR erscheint am Ausgang A eine Bitkombination (Fig. 3), die den unveränderten Phasenwerten oder den - bei 8 PSK um 90° - gedrehten Phasenzuständen entspricht. Nimmt beispielsweise das Adreßsteuersignal den Wert 0 an - keine Phasenkorrektur erforderlich - wird vom RAM-Speicher am Ausgang A die Bitfolge 001 ausgegeben. Nimmt das Adreßsteuersignal den Wert 1 an - Phasenweiterschaltung um 90° - liefert der Speicher gemäß Fig. 3 am Ausgang A die Bitfolge 011. Folglich gehören zu den Iund Q-Daten jeweils zwei abgespeicherte Bitkombinationen je nachdem, ob die Phase gedreht werden soll oder nicht.

Die Vorgehensweise der Erfindung ist natürlich auch auf andere MPSK-Modulationverfahren mit geänderten Phasenwerten übertragbar, z. B. M=16:16-PSK-Modulation. Der Speicher muß hierzu lediglich so umprogrammiert werden, daß die entsprechend geänderten Phasenwerte die zugehörigen Bitfolgen am Ausgang A liefern.

Die Phasenrotationslogik PRL1 kann entsprechend der behandelten Phasenrotationslogik PRL2 ausgestaltet sein oder bereits hardwaremäßig mit den entspre-

Bei der Erfindung wird die Auflösung der Phasenvieldeutigkeit also insbesondere vom pragmatischen Trellis-Decoder und dem RS-Decoder bzw. der "Deframing"-Einheit gemeinsam erledigt. Eine PRA-Codierung gemäß IEEE-Communications Magazine oder der US 5,233,630 ist nicht notwendig. Je nach Anwendung kann die Auflösung der Phasenmehrdeutigkeit anhand der Detektion in der Decoderstufe für die äußere Deco-

Für insbesondere 8-PSK-Modulation ergeben sich folgende Systemvoraussetzungen:

- a) die Phasenrotationslogik muß in der inneren Decodierstufe um jeweils 45° weitergeschaltet werden können.
- b) die Phasenrotationslogik muß vor der inneren Decodierstufe um jeweils 90° weitergeschaltet 5 werden können,
- c) die Rotationsmöglichkeiten vor und im pragmatischen Trellis-Decoder müssen zeitlich zueinander abgestimmt sein.

Allgemein gilt für m-PSK-Modulation, daß die der Trellis-Decoderstufe zugeordnete Phasenrotationslogik eine Weiterschaltung der Phasenwerte um jeweils 360°/m vornimmt und die der äußeren Decoderstufe zugeordnete Phasenrotationslogik eine Weiterschaltung um jeweils 720°/m.


Patentansprüche

- 1. Verfahren zur Auflösung der Phasenvieldeutigkeit bei trelliscodierter MPSK-Modulation mit jeweils einer Decoderstufe (TCMD; RSD, DF) für die innere und äußere Decodierung unter Anwendung folgender Schritte:
 - für die Auflösung der Phasenvieldeutigkeit 25 wird zumindest die Decoderstufe (RSD, DF) für die äußere Decodierung herangezogen und in Abhängigkeit einer detektierten Phasenvieldeutigkeit ein Phasenkorrektursignal erzeugt.
- 2. Verfahren nach Anspruch 1, gekennzeichnet 30 durch folgende Schritte:
 - eine erste Art einer Phasenvieldeutigkeit wird durch die innere Trellis-Decoderstufe (TCMD) anhand eines Fehlerkriteriums, z. B. einem Anstieg der Normalisierungsrate, korrigiert.
 - eine zweite Art einer Phasenvieldeutigkeit, die von der inneren Trellis-Decoderstufe (TCMD) nicht korrigierbar ist, wird in der Decoderstufe (RSD, DF) für die äußere Decodierung detektiert und zu einem Phasenkorrektursignal verarbeitet.
- 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß in Abhängigkeit des Auftretens des Phasenkorrektursignals das Modulationssignal 45 um einen vorgegebenen Phasenwert weitergeschaltet wird.
- 4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß als Decoderstufe (RSD) für die äußere Decodierung zur Detektion 50 der Phasenvieldeutigkeit ein Reed-Solomon-Decoder verwendet wird.
- 5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß als Decoderstufe (DF) für die äußere Decodierung zur Detektion der 55 Phasenvieldeutigkeit ein Rahmendecoder verwendet wird.
- 6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß im Falle von m PSK-Modulationssignalen, wobei m insbesondere gleich 8, 16,... ist, bei Detektion der ersten Art von Phasenvieldeutigkeit eine der Trellis-Decoderstufe (TCMD) zugeordnete Phasenrotationslogik (PRL1) eine Weiterschaltung der Phasenwerte um jeweils 360°/m vornimmt und bei Detektion der zweiten 65 Art von Phasenvieldeutigkeit eine der Trellis-Decoderstufe (TCM) vorgeschaltete Phasenrotationslogik (PRL2) eine Weiterschaltung der Phasenwer-

te um jeweils 720°/m vornimmt.

7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Weiterschaltung der Phasenwerte über Speicher vorgenommen wird, die über eine Adreßsteuerung in Abhängigkeit der detektierten Phasenkorrektursignale jene Signale auslesen, die den um die jeweils vorgegebenen Phasenwerte gedrehten Signalen entsprechen.

Hierzu 2 Seite(n) Zeichnungen



;

Int. Cl.6: Offenlegungstag:


Phasenfehler in °:


J 000


100


Q 1011

010














ファフ